📖 技术文库

STM32 / Arduino / RTOS / 嵌入式知识文章

全部 STM32 STM32 定时器 STM32 串口 STM32 ADC Arduino 入门 STM32 看门狗 STM32 I2C STM32 DMA STM32 低功耗 STM32 编码器 RTOS RTOS STM32 PWM 嵌入式 IO STM32 SPI STM32 中断 STM32 时钟 STM32 存储 Arduino 进阶 ESP32 WiFi 嵌入式协议 STM32 CAN STM32 USB STM32 RTC STM32 DAC STM32 GPIO STM32 传感器嵌入式架构 STM32 Boot 嵌入式调试 STM32 电机嵌入式 PCB ESP32 低功耗 STM32 寄存器嵌入式 C语言 STM32 架构 STM32 显示 STM32 外设嵌入式内存 STM32 工具 STM32 调试嵌入式稳定性嵌入式电源 STM32 安全嵌入式 RTOS 嵌入式存储 STM32 Bootloader STM32 协议 ESP32 物联网 ESP32 OTA ESP32 蓝牙嵌入式显示嵌入式驱动嵌入式电机 STM32 入门 RTOS 看门狗嵌入式 CAN 项目实战嵌入式控制嵌入式蓝牙嵌入式传感器嵌入式

展开全部分类 (54)

STM32F4 低功耗 STOP 模式下的 LPTIM 微安级定时唤醒与 RTC 日历同步实战

嵌入式 · 👁 6 阅读

在电池供电的物联网设备中，低功耗与时间精度往往难以兼得。STM32F4 的 STOP 模式可将功耗降至微安级，但传统定时器无法工作。本文深入剖析如何利用 LPTIM（低功耗定时器）在 STOP 模式下实现微安级定时唤醒，并巧妙结合 RTC 的闹钟与备份寄存器，确保唤醒后日历准确同步。文章涵盖原理、配置步骤、完整代码示例及关键注意事项，助你打造高效低功耗系统。

STM32H7 400MHz 下 FDCAN 与以太网 MAC 中断优先级反转的实测与规避

嵌入式 · 👁 4 阅读

在 STM32H7 双核高性能系统中，FDCAN 与以太网 MAC 共享中断控制器，当两者优先级配置不当或处理耗时过长时，会引发中断优先级反转，导致实时性严重恶化。本文基于实测数据，深入分析 400MHz 主频下优先级反转的成因，并给出具体的配置策略、代码示例及规避方案，帮助开发者构建稳定可靠的嵌入式网络通信系统。

STM32F4 系列 D-Cache 与 SDRAM 数据一致性实战：从踩坑到正确配置

嵌入式 · 👁 6 阅读

在 STM32F4 系列高性能 MCU 上，D-Cache 能显著提升 CPU 访问 SDRAM 的速度，但若配置不当，DMA 与 CPU 之间的数据不一致会导致随机性错误，令人头疼。本文从原理出发，剖析 D-Cache 与 SDRAM 的交互机制，结合实战踩坑经历，给出完整的配置步骤和代码示例，帮助开发者彻底解决数据一致性问题，提升系统稳定性。

ESP32 低功耗模式下 RTC 内存保持与 GPIO 唤醒源的冲突排查与解决

嵌入式 · 👁 4 阅读

在 ESP32 低功耗设计中，RTC 内存用于在深度睡眠时保存关键数据，而 GPIO 唤醒源则用于外部事件触发。然而，两者常因引脚复用、电源域隔离或初始化顺序不当而冲突，导致数据丢失或无法唤醒。本文从硬件架构和软件配置角度，深入分析冲突根源，提供系统化排查步骤和完整代码示例，帮助开发者快速定位并解决此类问题。

STM32F4 在 168MHz 下 DMA 与 CPU 争抢 AHB 总线带宽的实测与优化策略

嵌入式 · 👁 4 阅读

STM32F4 系列在 168MHz 主频下，DMA 与 CPU 共享 AHB 总线矩阵，高频数据传输时易发生带宽争抢，导致 CPU 执行效率下降或 DMA 传输延迟。本文通过实际测量揭示争抢现象，分析总线矩阵架构与仲裁机制，并给出配置优先级、调整数据宽度、使用双缓冲及分散加载等优化策略，附完整代码示例，帮助开发者提升系统实时性与吞吐量。

STM32F4 使用 D-Cache 时 DMA 缓冲区一致性的五种处理策略与实测对比

嵌入式 · 👁 4 阅读

在 STM32F4 系列（如 F429、F407）中，当启用 D-Cache 后，DMA 与 CPU 共享内存时极易遇到数据一致性问题，导致传输数据错乱或丢失。本文深入剖析 D-Cache 与 DMA 交互的底层原理，系统总结五种实用处理策略：关闭 D-Cache、配置 MPU 为非缓存区、软件清 Cache、硬件双缓冲、以及 DMA 与 CPU 交替访问。每种策略均给出配置步骤和完整代码示例，并通过实测对比（传输速度、CPU 占用、代码复杂度）给出选型建议，帮助嵌入式开发者高效规避缓存陷阱。

STM32F4 无感时钟恢复：LSE 停振后基于备份域 RTC 的硬件级容错方案

嵌入式 · 👁 4 阅读

在工业与物联网场景中，LSE 晶振因环境或老化可能停振，导致 RTC 时间丢失。本文深入剖析 STM32F4 备份域工作原理，提出一种基于硬件 RTC 备份域的无感恢复策略：利用 VBAT 供电的备份寄存器保存时间戳与校准参数，在 LSE 失效时自动切换至 LSI 并恢复时间，无需外部芯片或软件干预。文章涵盖原理、配置步骤、完整代码及工程注意事项，帮助开发者构建高可靠时钟系统。

STM32F4 在 168MHz 下 DMA 与 CPU 总线争抢的实测带宽分析与优化策略

嵌入式 · 👁 4 阅读

STM32F4 系列在 168MHz 主频下，DMA 与 CPU 共享总线矩阵，高负载传输时易发生总线争抢，导致 CPU 执行效率下降或 DMA 带宽不足。本文通过实测数据剖析争抢机理，给出优先级配置、缓冲拆分、双缓冲和存储器映射等优化策略，并附完整代码示例，帮助开发者榨干 F4 的带宽潜力。

ESP32 双核环境下原子操作替代临界区：性能对比与隐藏陷阱

嵌入式 · 👁 4 阅读

在ESP32双核FreeRTOS环境中，保护共享变量传统上依赖临界区（taskENTER_CRITICAL），但临界区会阻塞中断和调度，影响实时性。本文深入探讨如何使用ESP-IDF提供的原子操作（如portMUX_TYPE、atomic_t）替代临界区，通过基准测试对比两者性能差异，并揭示原子操作在非对齐访问、多变量一致性及内存序上的陷阱，帮助开发者写出高效且安全的并发代码。

STM32H7 480MHz 下 D-Cache 与 MPU 配置不当导致随机死机的定位与修复

嵌入式 · 👁 4 阅读

STM32H7 系列在 480MHz 主频下性能强劲，但若 D-Cache 与 MPU 配置不当，极易引发随机死机、数据错乱等棘手问题。本文从 Cortex-M7 的缓存架构原理出发，深入剖析 D-Cache 与 MPU 的协同机制，结合一个真实案例，详细讲解问题定位过程、MPU 区域配置步骤及完整代码示例，并给出关键注意事项，帮助开发者彻底规避此类隐患。

基于 RT-Thread 的 OTA 升级中 Bootloader 与 App 共享 RAM 的边界设计

嵌入式 · 👁 4 阅读

在基于 RT-Thread 的 OTA 升级方案中，Bootloader 与 App 共享 RAM 的边界设计是确保系统稳定升级的关键。本文深入分析共享 RAM 的冲突场景，提出一套基于链接脚本与运行时约定的边界划分策略，涵盖原理讲解、RT-Thread 下的具体配置步骤、完整代码示例及注意事项，帮助开发者规避升级过程中的隐性崩溃风险。

STM32H7 400MHz 实测：AXI SRAM 与 TCM 访问延迟差异对实时性的影响

嵌入式 · 👁 4 阅读

STM32H7 系列以 400MHz 主频和双核架构成为高性能嵌入式应用的标杆，但并非所有内存都生而平等。AXI SRAM 和紧耦合内存（TCM）在访问延迟上存在显著差异，直接影响中断响应、实时控制环路和 DSP 算法的性能。本文通过实际测量，对比两种内存在不同场景下的延迟数据，并给出代码示例和优化建议，帮助开发者合理分配关键数据与代码，榨干 H7 的每一分性能。