引言

在嵌入式开发中，STM32F4 系列凭借其 Cortex-M4 内核和高达 168MHz 的主频，常被用于需要大容量内存缓冲的场景，比如图像处理、音频流或 GUI 界面。为了弥补 SDRAM 访问延迟高的短板，Cortex-M4 内置了可选的 D-Cache（数据缓存）。但 Cache 的引入并非“银弹”，它带来了一个经典难题——数据一致性（Coherency）。如果处理不当，轻则数据错乱，重则系统崩溃。本文将带你从硬件原理出发，掌握 D-Cache 与 SDRAM 的协同工作方式，并通过 invalidate/clean 操作解决实际问题。

1. D-Cache 硬件原理

1.1 为什么需要 D-Cache？

SDRAM 的访问速度通常在几十纳秒级别，而 CPU 核心频率高达数百 MHz，直接访问 SDRAM 会迫使 CPU 插入等待周期，严重拖慢执行效率。D-Cache 是一块位于 CPU 和 SDRAM 之间的高速 SRAM，容量通常为 4KB 或 8KB（具体取决于芯片型号）。当 CPU 读取数据时，Cache 会先检查数据是否在缓存行（Cache Line）中，如果在则直接返回，称为“命中”；否则从 SDRAM 加载整个缓存行（通常为 32 字节）到 Cache，再返回所需数据。

1.2 写策略：Write-back 与 Write-through

Cortex-M4 的 D-Cache 支持两种写策略：

Write-through：每次写操作同时更新 Cache 和 SDRAM，保证一致性，但写性能提升有限。
Write-back：写操作只更新 Cache，并将该行标记为“脏”（Dirty），直到该行被替换或显式清理时才写回 SDRAM。这极大提升了写性能，但带来了数据不一致的风险。

STM32F4 的 D-Cache 默认采用 Write-back 策略，因此我们必须手动管理一致性。

1.3 缓存行与脏行/失效行

缓存行：Cache 与 SDRAM 交换数据的最小单位，STM32F4 中为 32 字节。
脏行（Dirty Line）：CPU 修改过但尚未写回 SDRAM 的缓存行。
失效行（Invalid Line）：Cache 中的数据与 SDRAM 不一致，需要重新加载。

当 DMA 或其他外设直接访问 SDRAM 时，如果 CPU 之前写过相关地址，SDRAM 中的数据可能是旧值，而新值还停留在 Cache 中。反之，如果 DMA 更新了 SDRAM，Cache 中的旧数据则成为“失效”的。

2. 数据一致性问题的典型场景

场景 A：CPU 将图像数据写入 SDRAM 缓冲区，然后启动 DMA 将数据发送到 LCD。若不清洗 Cache，DMA 可能读到旧数据。
场景 B：DMA 从 ADC 采集数据存入 SDRAM，然后 CPU 读取处理。若不使 Cache 失效，CPU 可能命中 Cache 中的旧数据。

3. 解决策略：Clean 与 Invalidate

Clean（清洗）：将脏行写回 SDRAM，使 SDRAM 与 Cache 一致。
Invalidate（失效）：将缓存行标记为无效，下次访问时强制从 SDRAM 重新加载。

在 STM32CubeHAL 中，提供了两个核心函数：

SCB_CleanDCache()：清洗整个 D-Cache。
SCB_InvalidateDCache()：使整个 D-Cache 失效。

此外，还有按地址范围操作的函数：SCB_CleanDCache_by_Addr() 和 SCB_InvalidateDCache_by_Addr()，它们接受起始地址和长度（需按 32 字节对齐）。

4. 实战配置步骤

4.1 使能 D-Cache

在系统初始化时，通过以下代码使能 D-Cache（注意：必须在开启中断和调度器之前完成）：

void SystemInit_Cache(void) {
    SCB_EnableDCache();
}

4.2 配置 SDRAM 为 Cacheable

在 STM32CubeMX 中，SDRAM 的 MPU 配置默认可能为 Non-cacheable。为了让 D-Cache 生效，需要将 SDRAM 区域设置为 Cacheable。使用 MPU 配置如下：

void MPU_Config(void) {
    MPU_Region_InitTypeDef MPU_InitStruct = {0};

    __HAL_RCC_MPU_CLK_ENABLE();
    HAL_MPU_Disable();

    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0xC0000000; // SDRAM 基地址
    MPU_InitStruct.Size = MPU_REGION_SIZE_8MB; // 根据实际大小调整
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE;
    MPU_InitStruct.IsCacheable = MPU_ACCESS_CACHEABLE; // 关键：允许 Cache
    MPU_InitStruct.IsShareable = MPU_ACCESS_NOT_SHAREABLE;
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL1;
    MPU_InitStruct.SubRegionDisable = 0x00;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;

    HAL_MPU_ConfigRegion(&MPU_InitStruct);
    HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}

注意：MPU 配置必须在使能 D-Cache 之前完成，否则无效。

4.3 在 DMA 传输前 Clean

假设 CPU 向 SDRAM 缓冲区写入了数据，然后要启动 DMA 发送：

// 假设 buffer 地址为 0xC0001000，长度为 1024 字节
uint32_t addr = 0xC0001000;
uint32_t len = 1024;

// 清洗相关缓存行，确保 DMA 能读到最新数据
SCB_CleanDCache_by_Addr((uint32_t*)addr, len);

// 启动 DMA 传输
HAL_UART_Transmit_DMA(&huart, (uint8_t*)addr, len);

4.4 在 DMA 接收后 Invalidate

当 DMA 从外设接收数据到 SDRAM 后，CPU 读取前需要使缓存失效：

// DMA 接收完成回调中
void HAL_UART_RxCpltCallback(UART_HandleTypeDef *huart) {
    if (huart->Instance == USART1) {
        // 使缓存失效，强制从 SDRAM 重新加载
        SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buffer, rx_len);
        // 现在可以安全处理 rx_buffer
    }
}

5. 完整示例：SDRAM 上的环形缓冲区

以下是一个综合示例，演示了如何在 SDRAM 上实现一个带 Cache 管理的环形缓冲区：

#define BUFFER_SIZE 4096
uint8_t sdram_buffer[BUFFER_SIZE] __attribute__((section(".sdram"))); // 链接到 SDRAM 区域

// 写入数据到缓冲区（CPU 写）
void write_data(uint8_t *data, uint32_t len) {
    memcpy(sdram_buffer, data, len);
    // 清洗缓存，确保数据写回 SDRAM
    SCB_CleanDCache_by_Addr((uint32_t*)sdram_buffer, len);
}

// 从缓冲区读取数据（CPU 读）
void read_data(uint8_t *data, uint32_t len) {
    // 使缓存失效，确保读取到 SDRAM 中的最新数据（可能被 DMA 更新）
    SCB_InvalidateDCache_by_Addr((uint32_t*)sdram_buffer, len);
    memcpy(data, sdram_buffer, len);
}

// DMA 中断回调
void DMA_IRQ_Handler(void) {
    // 假设 DMA 将外部数据写入 sdram_buffer
    // 无需额外操作，因为 read_data 会 invalidate
}

6. 注意事项与常见陷阱

地址对齐：SCB_CleanDCache_by_Addr 和 SCB_InvalidateDCache_by_Addr 要求地址和长度按 32 字节对齐，否则会触发断言或未定义行为。建议在分配缓冲区时使用 __ALIGNED(32)。
性能权衡：频繁的 Clean/Invalidate 会降低性能，应尽量批量操作，而不是逐字节操作。
DMA 与 CPU 并发：如果 DMA 正在写 SDRAM，而 CPU 同时读同一区域，即使有 Cache 管理也可能出现竞争，需使用同步机制（如信号量）保证顺序。
MPU 配置错误：如果 SDRAM 被配置为 Non-cacheable，D-Cache 不会生效，但代码仍能运行，只是性能下降。反之，如果配置错误，可能导致异常。
中断上下文：在中断服务函数中调用 Cache 操作函数是安全的，但要注意中断优先级，避免阻塞过长时间。

结语

D-Cache 是 STM32F4 高性能的利器，但也是一把双刃剑。理解其工作原理，并正确使用 Clean 和 Invalidate 操作，是确保系统数据一致性的关键。本文从硬件原理到实战代码，希望能帮助你彻底掌握这一技能。在实际项目中，建议结合调试器观察 Cache 行为，逐步优化性能。

STM32F4 系列 D-Cache 与 SDRAM 数据一致性：从硬件原理到 invalidate/clean 实战

引言