引言

FDCAN（Flexible Data-rate CAN）在 STM32H7 上最高支持 8Mbps 数据段速率，但高负载下中断延迟和优先级抖动会直接影响实时性。本文以 STM32H743（Cortex-M7 @400MHz）为核心，构建 3 节点 FDCAN 网络，实测不同总线负载下的中断响应时间与抖动，并探讨中断优先级对抖动的影响。

1. 硬件与软件环境

MCU: STM32H743VIT6，主频 400MHz，ICache/DCache 开启
FDCAN: 3 个节点（Node A/B/C），仲裁段 1Mbps，数据段 4Mbps，经典 CAN 模式（后续扩展 FD）
工具: CubeMX 6.8 + IAR 9.3，逻辑分析仪（采样率 500MHz）
测试场景: Node A 周期发送 8 字节数据帧，Node B/C 接收并回传确认帧，模拟多节点负载

2. 关键原理

2.1 FDCAN 中断路径

FDCAN 接收中断触发后，CPU 需完成：

读取 IR 寄存器确认中断源
从 RX FIFO 读取数据（DMA 或 CPU）
处理并释放缓冲区

中断延迟 = 硬件响应时间（~12 cycles）+ 软件处理时间（取决于代码效率）。在 400MHz 下，1 cycle = 2.5ns，因此 100 cycles 即 250ns。

2.2 优先级抖动来源

中断嵌套: 高优先级中断抢占 FDCAN 中断，导致响应延迟波动
总线仲裁: 多节点同时发送时，FDCAN 硬件自动重发，增加软件等待时间
Cache 未命中: 频繁访问外设寄存器或数据缓冲区时，DCache 未命中会插入等待周期

3. 实测方案

3.1 负载模拟

通过调整 Node A 的发送周期（从 10ms 到 0.1ms）改变总线负载率。负载率 = 实际数据速率 / 总线带宽。

3.2 测量方法

在 FDCAN 接收中断入口置 GPIO 高电平，出口置低，用逻辑分析仪测量高电平宽度（即中断处理时间）
记录 10000 次中断的响应时间（从帧起始到中断入口）和抖动（标准差）

4. 配置步骤（CubeMX）

时钟配置: HSE 25MHz，PLL1 输出 400MHz，FDCAN 时钟源选择 PLL2Q（80MHz）
FDCAN 初始化:
- 仲裁段波特率 1Mbps，数据段 4Mbps（需开启 Bitrate Switch）
- 使用 RX FIFO0，非中断模式（测试时改为中断）
- 使能自动重传（Automatic Retransmission）
中断优先级: 设置 FDCAN1 中断优先级为 5（0-15，0 最高），其他外设（如 TIM）设为 3 或 7 以对比
GPIO: PA8 作为测量引脚，推挽输出

5. 完整代码示例

// main.c 关键部分
void HAL_FDCAN_RxFifo0MsgPendingCallback(FDCAN_HandleTypeDef *hfdc) {
    GPIOA->BSRR = GPIO_PIN_8; // 置高
    FDCAN_RxHeaderTypeDef rxHeader;
    uint8_t data[8];
    HAL_FDCAN_GetRxMessage(hfdc, FDCAN_RX_FIFO0, &rxHeader, data);
    // 处理数据...
    GPIOA->BRR = GPIO_PIN_8; // 置低
}

// 主循环中配置中断优先级
HAL_NVIC_SetPriority(FDCAN1_IT_IRQn, 5, 0);
HAL_NVIC_EnableIRQ(FDCAN1_IT_IRQn);

// 发送函数（Node A）
void Send_CAN_Frame(uint32_t id, uint8_t *data) {
    FDCAN_TxHeaderTypeDef txHeader;
    txHeader.Identifier = id;
    txHeader.IdType = FDCAN_STANDARD_ID;
    txHeader.TxFrameType = FDCAN_DATA_FRAME;
    txHeader.DataLength = FDCAN_DLC_BYTES_8;
    txHeader.FDFormat = FDCAN_CLASSIC_CAN;
    txHeader.BitRateSwitch = FDCAN_BITRATE_SWITCH_DISABLE;
    HAL_FDCAN_AddMessageToTxMailbox(&hfdcan1, &txHeader, data);
}

6. 实测结果与分析

6.1 不同负载下的中断响应时间

| 负载率 | 平均响应时间 (µs) | 最大抖动 (µs) | 中断处理时间 (µs) | |--------|-------------------|---------------|-------------------| | 10% | 1.2 | 0.3 | 2.1 | | 50% | 1.5 | 0.8 | 2.3 | | 90% | 2.8 | 2.5 | 2.5 |

负载从 10% 升至 90%，平均响应时间增加 133%，抖动增加 8 倍
高负载下，总线仲裁和重传导致中断触发延迟增大

6.2 中断优先级对抖动的影响

| 优先级配置 | 平均抖动 (µs) | 最大抖动 (µs) | |------------|---------------|---------------| | FDCAN=5, TIM=3 | 0.8 | 2.5 | | FDCAN=3, TIM=5 | 0.4 | 1.2 | | FDCAN=1, TIM=7 | 0.2 | 0.6 |

提高 FDCAN 中断优先级（数值减小）可显著降低抖动，但需权衡其他实时任务
当 FDCAN 优先级高于 TIM 时，抖动降低 75%，但 TIM 中断延迟增加约 1µs

7. 优化建议

使用 FIFO 和 DMA: 减少 CPU 介入，降低中断处理时间
开启 ICache/DCache: 加速数据访问，但需注意外设寄存器应配置为 non-cacheable（如使用 MPU）
合理分配优先级: 将 FDCAN 中断设为最高（除非有更紧急任务），并避免长时间临界区
调整 FDCAN 重传次数: 限制自动重传次数，避免高负载下无限重试

8. 注意事项

测量时需关闭编译器优化，否则中断处理时间可能失真
高负载下，FDCAN 错误帧会导致总线关闭，需配置错误中断并恢复机制
多节点测试时，确保所有节点时钟同步，否则波特率误差会引发位错误

结语

通过实测，STM32H7 在 400MHz 下 FDCAN 中断响应时间受负载和优先级影响显著。合理配置中断优先级和利用硬件特性，可将抖动控制在 0.6µs 以内，满足大多数工业实时通信需求。开发者应结合具体场景进行优先级权衡，并利用工具验证时序。

STM32H7 400MHz 下 FDCAN 多节点总线负载与中断优先级抖动实测分析

引言