引言

在 STM32F4 系列高性能 MCU 中，D-Cache（数据缓存）能显著提升 CPU 访问外部存储器（如 SDRAM）的速度。然而，当 DMA 直接访问内存时，缓存与 DMA 之间的数据一致性成为隐患：CPU 修改的数据可能仍在缓存中，而 DMA 读取的是陈旧的主存数据；反之，DMA 写入的新数据可能被缓存中的旧数据覆盖。本文将针对这一问题，对比三种实用规避方案。

问题根源

  • 缓存写策略：STM32F4 的 D-Cache 默认采用写回（Write-back）策略，CPU 写操作仅更新缓存，延迟写回主存。
  • DMA 绕过缓存：DMA 控制器直接访问主存，不经过 D-Cache，导致缓存与主存数据不一致。
  • 典型场景：以太网收发、USB 传输、ADC 采样数据搬运等。

方案一：关闭 D-Cache

原理

最简单粗暴的方法，通过禁用 D-Cache 来彻底消除一致性问题。适用于对性能要求不高或数据量小的应用。

配置步骤

  1. 在系统初始化时，不使能 D-Cache，或调用 SCB_DisableDCache()。
  2. 确保所有内存区域均按非缓存方式访问。
void SystemInit_NoCache(void) {
    SCB_DisableDCache();
    // 其他初始化...
}

优缺点

  • 优点：实现简单，无需额外配置，绝对可靠。
  • 缺点：CPU 访问外部存储器性能大幅下降（可能降低 30%-50%），不适合高速数据采集或图形处理。

方案二：MPU 配置非缓存区域

原理

利用存储器保护单元（MPU）将 DMA 涉及的缓冲区设置为非缓存（Non-cacheable）属性，而其余内存保持缓存，兼顾性能与一致性。

配置步骤

  1. 定义缓冲区地址和大小，确保对齐到 32 字节。
  2. 初始化 MPU 区域，设置属性为 NORMAL, NON-CACHEABLE。
  3. 使能 MPU。
void MPU_Config_NonCacheable(void) {
    MPU_Region_InitTypeDef MPU_InitStruct;
    
    // 禁用 MPU 进行配置
    HAL_MPU_Disable();
    
    // 配置区域：例如 0x20000000 起始，大小 4KB
    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0x20000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_4KB;
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE;
    MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE;
    MPU_InitStruct.IsShareable = MPU_ACCESS_NOT_SHAREABLE;
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;
    MPU_InitStruct.SubRegionDisable = 0x00;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;
    
    HAL_MPU_ConfigRegion(&MPU_InitStruct);
    HAL_MPU_Enable(MPU_CONTROL_HRNDM_ENABLE);
}

优缺点

  • 优点：仅牺牲缓冲区性能，其余内存仍享受缓存加速；配置灵活。
  • 缺点：需要精心规划内存布局，且缓冲区大小受限（MPU 区域最小 256 字节，且需对齐）；若缓冲区动态分配，管理复杂。

方案三：手动 Clean/Invalidate 操作

原理

保持 D-Cache 使能，在 DMA 操作前后，通过软件指令显式地清理（Clean）或失效（Invalidate）缓存行，确保数据同步。

配置步骤

  1. 确保 D-Cache 使能。
  2. 在 DMA 写入内存前，执行 SCB_CleanDCache() 或按地址范围清理。
  3. 在 DMA 读取内存后，执行 SCB_InvalidateDCache() 或按地址范围失效。
// 发送数据前：确保 CPU 修改的数据写回主存
SCB_CleanDCache_by_Addr((uint32_t*)tx_buffer, sizeof(tx_buffer));

// 启动 DMA 传输...

// 接收数据后：使缓存失效，重新从主存读取
SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buffer, sizeof(rx_buffer));

优缺点

  • 优点：无需关闭缓存或配置 MPU，性能影响最小；适用于任意缓冲区。
  • 缺点：需要开发者精确控制操作时机，遗漏会导致数据错误；频繁操作可能增加开销（但远小于关闭缓存）。

对比总结

| 方案 | 性能影响 | 实现复杂度 | 适用场景 | |------|----------|------------|----------| | 关闭 D-Cache | 高（全局性能下降） | 低 | 低性能要求、简单应用 | | MPU 非缓存区域 | 中（仅缓冲区受影响） | 中 | 固定缓冲区、性能敏感 | | 手动 Clean/Invalidate | 低（仅操作时开销） | 高 | 高性能、灵活缓冲区 |

注意事项

  • 缓存行对齐：手动操作时，缓冲区地址和大小最好对齐到 32 字节（缓存行大小），否则可能误操作相邻数据。
  • DMA 描述符：使用 DMA 中断时，确保在中断中完成 Invalidate 操作，避免竞争条件。
  • MPU 配置：MPU 区域必须与缓冲区地址严格匹配，且不能与其他区域重叠。
  • 测试验证：建议在开发阶段使用方案一或二，稳定后再优化为方案三，并配合单元测试。

结语

三种方案各有优劣，选择时需权衡性能、复杂度和可靠性。对于大多数应用，推荐方案三（手动操作），它提供了最佳性能且灵活性高，但要求开发者严谨。若项目周期紧张，方案二（MPU）是良好折中。希望本文能帮助你在 STM32F4 开发中避开缓存一致性的坑，构建稳健的嵌入式系统。