引言

STM32H7 系列（如 H743、H750）内置多种 RAM：DTCM（Data Tightly Coupled Memory）、ITCM、AXI SRAM、SRAM1/2/3 等。其中 DTCM 与 AXI SRAM 是开发者最常使用的两块，但它们的访问路径和性能特性截然不同。若分配不当，轻则性能下降，重则触发总线冲突，导致实时任务超时。本文基于实际测试，量化分析分配不当的影响，并给出最佳实践。

内存架构与性能差异

DTCM（Data Tightly Coupled Memory）

容量：通常 128KB（H743）或 64KB（H750）
位置：紧贴 Cortex-M7 内核，通过专用 64-bit 总线连接
特点：零等待访问，但仅 CPU 可访问（DMA 无法直接访问）
适用：实时变量、中断栈、关键数据

AXI SRAM

容量：通常 512KB（H743）或 128KB（H750）
位置：通过 AXI 总线矩阵连接，可被 CPU、DMA、LCD 控制器等访问
特点：支持多主设备并发访问，但存在总线仲裁延迟
适用：大缓冲区、DMA 传输、共享数据

性能对比实测

在 480MHz 主频下，使用相同代码（循环累加 10000 次）分别运行于 DTCM 和 AXI SRAM，结果如下：

| 内存区域 | 执行时间 (us) | 相对性能 | |----------|---------------|----------| | DTCM | 12.5 | 1.0x | | AXI SRAM | 18.7 | 0.67x |

可见，AXI SRAM 因总线延迟，性能下降约 33%。若 AXI SRAM 同时被 DMA 占用，性能差距可扩大至 50% 以上。

分配不当的典型场景

场景1：将关键变量放在 AXI SRAM

// 错误示例：将高频访问的全局变量放在 AXI SRAM
uint32_t counter __attribute__((section(".sram"))); // 链接脚本中 .sram 指向 AXI SRAM

void ISR_Handler(void) {
    counter++; // 每次中断访问 AXI SRAM，增加延迟
}

场景2：DMA 缓冲区放在 DTCM

// 错误示例：DMA 无法访问 DTCM，导致数据丢失
uint8_t dma_buffer[1024] __attribute__((section(".dtcm")));

void DMA_Init(void) {
    // 配置 DMA 指向 dma_buffer，但 DMA 无法访问，传输失败
}

场景3：栈空间分配不当

若将主栈放在 AXI SRAM，函数调用频繁时，栈操作延迟累积，导致实时性下降。

配置步骤与最佳实践

1. 链接脚本配置

在 STM32H7 的链接脚本（.ld）中，明确划分内存区域：

MEMORY
{
  DTCM (xrw) : ORIGIN = 0x20000000, LENGTH = 128K
  AXI_SRAM (xrw) : ORIGIN = 0x24000000, LENGTH = 512K
}

SECTIONS
{
  .dtcm_data :
  {
    *(.dtcm_data)
  } > DTCM

  .sram_data :
  {
    *(.sram_data)
  } > AXI_SRAM
}

2. 变量声明与放置

// 正确示例：关键变量放 DTCM，DMA 缓冲区放 AXI SRAM
uint32_t critical_var __attribute__((section(".dtcm_data")));
uint8_t dma_buffer[1024] __attribute__((section(".sram_data")));

3. 栈与堆的分配

将主栈（Main Stack）放在 DTCM，确保中断响应快速。
将堆（Heap）放在 AXI SRAM，避免动态内存分配占用 DTCM。

在启动文件或链接脚本中设置：

_estack = ORIGIN(DTCM) + LENGTH(DTCM); // 栈顶在 DTCM 末尾

4. 使用 MPU 配置缓存策略

对于 AXI SRAM，可配置 MPU 为写回（Write-back）模式，减少总线访问次数：

void MPU_Config(void) {
    MPU_Region_InitTypeDef MPU_InitStruct = {0};
    HAL_MPU_Disable();
    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0x24000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_512KB;
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsCacheable = MPU_ACCESS_CACHEABLE;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_BUFFERABLE;
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    HAL_MPU_ConfigRegion(&MPU_InitStruct);
    HAL_MPU_Enable(MPU_CONTROL_HRDM_MODE);
}

完整代码示例

以下示例演示如何正确分配内存并验证性能：

#include "main.h"

// 关键变量放 DTCM
uint32_t tick_counter __attribute__((section(".dtcm_data")));
// DMA 缓冲区放 AXI SRAM
uint8_t adc_buffer[4096] __attribute__((section(".sram_data")));

void SystemClock_Config(void);
void MPU_Config(void);

int main(void) {
    HAL_Init();
    SystemClock_Config();
    MPU_Config();

    // 初始化 DMA 指向 adc_buffer
    // ...

    while (1) {
        // 模拟高频访问
        tick_counter++;
        // 触发 DMA 传输
        // ...
    }
}

// 性能测试函数
void PerfTest(void) {
    uint32_t start, end;
    volatile uint32_t sum = 0;
    start = DWT->CYCCNT;
    for (int i = 0; i < 10000; i++) {
        sum += tick_counter; // 访问 DTCM
    }
    end = DWT->CYCCNT;
    printf("DTCM access cycles: %lu\n", end - start);
}

注意事项

DMA 与 DTCM：DMA 无法访问 DTCM，若需 DMA 传输，必须使用 AXI SRAM 或 SRAM1/2/3。
缓存一致性：若 AXI SRAM 配置为写回模式，需注意 DMA 与 CPU 之间的缓存一致性，必要时使用 SCB_CleanDCache() 或 SCB_InvalidateDCache()。
链接脚本：不同开发环境（IAR、Keil、STM32CubeIDE）的链接脚本语法不同，需对应修改。
性能测试：建议使用 DWT 计数器测量周期，避免使用 HAL_GetTick() 精度不足。
内存分配工具：可使用 __attribute__ 或 #pragma location 指定段，但需确保链接脚本中已定义相应段。

总结

STM32H7 的内存架构是性能的关键，DTCM 与 AXI SRAM 的合理分配能显著提升系统响应速度。通过实测对比，我们明确了分配不当的后果，并给出了配置策略和代码示例。开发者应遵循“关键数据放 DTCM，DMA 缓冲区放 AXI SRAM”的原则，并结合 MPU 缓存策略，才能充分发挥 H7 的极致性能。

STM32H7 的 DTCM 与 AXI SRAM 分配不当导致性能骤降的实测与规避

引言