STM32F4 168MHz 实战：D-Cache 与 MPU 配置彻底解决 DMA 数据一致性

问题背景

STM32F4 系列（如 STM32F407）最高主频 168MHz，内置 1MB Flash 和 192KB RAM。为提升 CPU 访问外部存储器（如 SDRAM）的性能，许多开发者会启用 D-Cache（数据缓存）。然而，D-Cache 的引入会带来一个经典陷阱：DMA 与 CPU 之间的数据一致性问题。

当 DMA 外设（如 ADC、UART、SPI）直接读写内存时，CPU 可能正在使用缓存中的旧数据，而 DMA 却直接访问物理内存，导致数据错乱。例如，UART 接收 DMA 将数据写入缓冲区，但 CPU 从缓存中读取时可能看到的是旧值；反之，CPU 写入缓冲区后，DMA 发送的可能是未更新的数据。

原理剖析

D-Cache 的工作机制

D-Cache 是 CPU 与物理内存之间的高速缓存，用于减少访问延迟。当 CPU 读取数据时，若命中缓存则直接返回；写入时，通常采用 write-back 策略，即数据先写入缓存，标记为脏（dirty），稍后由缓存控制器回写到物理内存。

DMA 与缓存的不协调

DMA 控制器直接访问物理内存，不经过 CPU 缓存。因此：

  • DMA 写内存：DMA 将数据写入物理地址，但 CPU 缓存中可能保留旧数据，导致 CPU 读取时命中缓存，得到旧值。
  • DMA 读内存：CPU 将数据写入缓存（尚未回写），DMA 直接读取物理内存，得到旧值。

解决方案：MPU 配置非缓存区域

MPU（Memory Protection Unit）允许我们将特定内存区域配置为 Non-cacheable（非缓存）或 Write-through（直写）。对于 DMA 缓冲区，推荐配置为 Non-cacheable，这样 CPU 和 DMA 都直接访问物理内存，避免一致性问题。

实战配置步骤

1. 启用 D-Cache 和 MPU

在 STM32F4 中，启用 D-Cache 需要先使能 SCB（System Control Block）中的相关位，并配置 MPU。以下基于 HAL 库和 CMSIS 实现。

2. 定义 DMA 缓冲区

建议将 DMA 缓冲区定义在独立的内存段，便于 MPU 配置。例如：

// 定义在非缓存区域（通过链接脚本或属性）
__attribute__((section(".noncacheable"))) uint8_t rx_buffer[256];
__attribute__((section(".noncacheable"))) uint8_t tx_buffer[256];

3. 配置 MPU

MPU 配置包括区域编号、基地址、大小、访问权限和缓存属性。以下代码将 0x20000000 开始的 64KB 区域（假设缓冲区位于此）配置为 Non-cacheable：

void MPU_Config(void)
{
    MPU_Region_InitTypeDef MPU_InitStruct;

    // 禁用 MPU 进行配置
    HAL_MPU_Disable();

    // 配置区域 0：基地址 0x20000000，大小 64KB
    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0x20000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_64KB;
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_REGION_NOT_BUFFERABLE;
    MPU_InitStruct.IsCacheable = MPU_REGION_NOT_CACHEABLE;
    MPU_InitStruct.IsShareable = MPU_REGION_NOT_SHAREABLE;
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    MPU_InitStruct.SubRegionDisable = 0x00;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;

    HAL_MPU_ConfigRegion(&MPU_InitStruct);

    // 使能 MPU
    HAL_MPU_Enable(MPU_CONTROL_HRDM_ENABLE);
}

4. 启用 D-Cache

在 main 函数中，初始化 MPU 后启用 D-Cache：

int main(void)
{
    HAL_Init();
    SystemClock_Config(); // 配置 168MHz 主频

    // 先配置 MPU，再使能 D-Cache
    MPU_Config();
    SCB_EnableDCache();

    // 其他初始化...
}

5. 完整示例：UART DMA 接收

以下示例演示使用 DMA 接收不定长数据，缓冲区位于非缓存区域：

// 非缓存缓冲区定义
__attribute__((section(".noncacheable"))) uint8_t rx_buffer[256];

// UART DMA 接收配置
void UART_DMA_Init(void)
{
    // 假设 huart1 已初始化
    HAL_UART_Receive_DMA(&huart1, rx_buffer, 256);
}

// 在中断回调中处理数据
void HAL_UART_RxCpltCallback(UART_HandleTypeDef *huart)
{
    if (huart->Instance == USART1)
    {
        // 直接访问 rx_buffer，无需缓存清理操作
        ProcessData(rx_buffer, huart->RxXferSize);
        // 重新启动接收
        HAL_UART_Receive_DMA(&huart1, rx_buffer, 256);
    }
}

6. 链接脚本调整

确保链接脚本中定义了 .noncacheable 段，并将其放置在 MPU 配置的区域内。例如，在 GCC 链接脚本中：

SECTIONS
{
    .noncacheable (NOLOAD) :
    {
        *(.noncacheable)
    } > RAM
}

注意事项

  • MPU 区域大小：MPU 区域大小必须是 2 的幂次，且最小为 32 字节。确保缓冲区所在区域完全覆盖，避免部分缓存部分不缓存。
  • 区域重叠：如果多个区域重叠，优先级高的区域（编号小）生效。建议将非缓存区域设置为高优先级。
  • 缓存清理操作：如果某些缓冲区必须使用缓存（如大块数据），则需要在 DMA 操作前后执行 SCB_CleanDCache() 或 SCB_InvalidateDCache()，但注意这会带来性能开销。
  • 性能影响：非缓存区域访问速度较慢，因此仅将 DMA 缓冲区设为非缓存，其他数据仍可享受缓存加速。
  • 调试建议：若出现数据异常，先检查 MPU 配置是否正确，再确认缓冲区地址是否落在非缓存区域。

总结

通过 MPU 将 DMA 缓冲区配置为 Non-cacheable，是解决 STM32F4 在 168MHz 下 DMA 与 D-Cache 一致性问题的标准做法。本文提供了完整的配置步骤和代码示例，帮助开发者避免数据错乱，确保高速外设通信的可靠性。在实际项目中，根据缓冲区大小和位置灵活调整 MPU 区域，可达到性能与稳定性的最佳平衡。