引言

在嵌入式系统设计中，STM32F4 系列（如 STM32F429、F407）凭借其强大的 Cortex-M4 内核和丰富外设，常被用于需要大容量存储的场景，如 LCD 显示、音频处理或数据采集。为了提升 CPU 访问外部 SDRAM 的速度，F4 系列内置了 D-Cache（数据缓存）。然而，D-Cache 的引入也带来了一个经典难题：缓存与 SDRAM 数据不一致。当 DMA 外设直接访问 SDRAM 时，CPU 可能仍持有旧数据，导致传输错误或逻辑混乱。本文将从原理出发，给出三种可落地的修复方案，并附完整代码。

1. D-Cache 与 SDRAM 的工作原理

1.1 D-Cache 的作用

D-Cache 是 CPU 与外部存储器（如 SDRAM）之间的高速缓存。当 CPU 读取 SDRAM 数据时，D-Cache 会复制一份到缓存行（通常 32 字节）；后续访问若命中缓存，则无需再次访问慢速 SDRAM，从而大幅提升性能。写入时，D-Cache 采用写回（Write-back）策略：数据先写入缓存，标记为脏（Dirty），仅当缓存行被替换或显式清理时，才写回 SDRAM。

1.2 不一致性产生的原因

  • DMA 写入 SDRAM：DMA 控制器绕过 CPU，直接写入 SDRAM。若 CPU 的 D-Cache 中已有该地址的旧数据，则 CPU 后续读取会得到旧值，而非 DMA 写入的新值。
  • CPU 写入 SDRAM：CPU 写入数据到缓存，但尚未写回 SDRAM。若此时 DMA 从 SDRAM 读取，会读到旧数据。
  • 外设共享内存：如以太网 MAC、USB 等外设通过 DMA 访问 SDRAM，同样面临一致性问题。

2. 三种实战修复方案

方案一：全局禁用 D-Cache（简单粗暴）

原理

禁用 D-Cache 后，CPU 每次访问 SDRAM 都直接操作内存，彻底避免缓存不一致。代价是性能下降，尤其对于频繁访问大数组的场景，可能降低 30%-50%。

配置步骤

  1. 在系统初始化时，调用 SCB_DisableDCache() 禁用 D-Cache。
  2. 确保所有外设初始化完成后，再启用（若需要）。

代码示例

#include "stm32f4xx.h"

void SystemInit_NoCache(void) {
    // 禁用 D-Cache（在启动代码或主函数早期调用）
    SCB_DisableDCache();
    // 其他初始化...
}

int main(void) {
    HAL_Init();
    SystemClock_Config();
    SystemInit_NoCache();
    // 外设初始化，如 SDRAM、DMA 等
    // 业务逻辑...
}

注意事项

  • 适用于对性能要求不高的场景，或调试阶段快速验证。
  • 若后续启用 D-Cache，需确保所有共享内存区域在访问前进行缓存清理。

方案二：区域缓存清理（精准控制）

原理

保留 D-Cache 以提升性能，但在关键操作（如 DMA 传输前后）手动清理或失效缓存行。Cortex-M4 提供了 SCB_CleanDCache() 和 SCB_InvalidateDCache() 函数，可操作整个缓存或指定地址范围。

配置步骤

  1. 启用 D-Cache：SCB_EnableDCache()。
  2. 在 DMA 写入 SDRAM 前，调用 SCB_CleanDCache_by_Addr() 将 CPU 可能写入的脏数据写回。
  3. 在 DMA 写入完成后，调用 SCB_InvalidateDCache_by_Addr() 使缓存失效，强制 CPU 从 SDRAM 重新读取。

代码示例

#include "stm32f4xx.h"

#define SDRAM_BUF_ADDR  0xC0000000  // SDRAM 起始地址（示例）
#define BUF_SIZE        1024        // 缓冲区大小（字节）

// DMA 接收数据到 SDRAM
void DMA_ReceiveToSDRAM(uint32_t *buf, uint32_t size) {
    // 1. 清理缓存，确保 CPU 写入的数据写回 SDRAM（若之前有写操作）
    SCB_CleanDCache_by_Addr((uint32_t*)buf, (int32_t)size);
    
    // 2. 启动 DMA 传输（此处省略具体配置）
    // HAL_DMA_Start_IT(...);
    
    // 3. 等待 DMA 完成（轮询或中断）
    // while (DMA_GetFlagStatus(...) == RESET);
    
    // 4. 使缓存失效，使 CPU 读取最新数据
    SCB_InvalidateDCache_by_Addr((uint32_t*)buf, (int32_t)size);
}

// 主函数示例
int main(void) {
    HAL_Init();
    SystemClock_Config();
    // 初始化 SDRAM 和 DMA...
    SCB_EnableDCache();
    
    uint32_t rx_buf[BUF_SIZE/4];
    // 假设 DMA 将数据写入 rx_buf
    DMA_ReceiveToSDRAM(rx_buf, BUF_SIZE);
    // 现在 CPU 可以安全读取 rx_buf
}

注意事项

  • 地址必须 32 字节对齐（缓存行大小），否则无效。
  • 清理和失效操作有开销，频繁调用会降低性能，建议仅在 DMA 传输前后使用。
  • 若多个外设共享同一区域，需统一管理缓存操作。

方案三：基于 MPU 的强缓存策略（推荐）

原理

利用内存保护单元（MPU）将 SDRAM 区域配置为“非缓存”或“写通”属性，从而在硬件层面避免不一致。MPU 可以设置内存区域的缓存策略，例如：

  • 非缓存（Device 或 Strongly-ordered）：CPU 访问直接走总线，不经过 D-Cache。
  • 写通（Write-through）：CPU 写入时同时写缓存和 SDRAM，读时仍可缓存，但 DMA 写入后需失效缓存。

推荐使用“非缓存”属性，彻底消除一致性问题，同时保留其他区域（如内部 SRAM）的缓存加速。

配置步骤

  1. 启用 MPU：HAL_MPU_Enable()。
  2. 配置 MPU 区域，设置 SDRAM 地址范围，属性为“非缓存”。
  3. 启用 D-Cache（不影响该区域）。

代码示例

#include "stm32f4xx_hal.h"

void MPU_Config_SDRAM_NonCacheable(void) {
    MPU_Region_InitTypeDef MPU_InitStruct = {0};
    
    // 禁用 MPU 进行配置
    HAL_MPU_Disable();
    
    // 配置 SDRAM 区域（假设起始地址 0xC0000000，大小 8MB）
    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0xC0000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_8MB;
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE;  // 非缓冲
    MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE;    // 非缓存
    MPU_InitStruct.IsShareable = MPU_ACCESS_NOT_SHAREABLE;
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;
    MPU_InitStruct.SubRegionDisable = 0x00;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;
    
    HAL_MPU_ConfigRegion(&MPU_InitStruct);
    
    // 启用 MPU
    HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}

int main(void) {
    HAL_Init();
    SystemClock_Config();
    
    // 配置 MPU（必须在启用 D-Cache 之前）
    MPU_Config_SDRAM_NonCacheable();
    
    // 启用 D-Cache（不影响 SDRAM 区域）
    SCB_EnableDCache();
    
    // 初始化 SDRAM、DMA 等...
    // 现在 DMA 和 CPU 访问 SDRAM 均无缓存问题
}

注意事项

  • MPU 区域大小必须是 2 的幂次，且起始地址对齐。
  • 配置 MPU 时需确保区域不重叠，否则优先级高的区域生效。
  • 若使用写通策略，仍需在 DMA 写入后失效缓存，但比写回策略简单。

3. 方案对比与选型建议

| 方案 | 性能影响 | 实现复杂度 | 适用场景 | |------|----------|------------|----------| | 全局禁用 D-Cache | 高（性能下降明显） | 低 | 调试、小数据量、性能不敏感 | | 区域缓存清理 | 中（需手动操作） | 中 | 中等数据量，DMA 传输频率不高 | | MPU 非缓存区域 | 低（仅特定区域无缓存） | 中高 | 大容量 SDRAM，高频 DMA，如 LCD 显存 |

  • 推荐：对于生产项目，优先使用 MPU 方案，它既保证了数据一致性，又保留了缓存性能。
  • 若项目已使用 HAL 库，MPU 配置可复用 HAL_MPU_ConfigRegion()，代码简洁。

4. 总结

D-Cache 与 SDRAM 的数据一致性是 STM32F4 开发中的常见陷阱。本文从原理出发，给出了三种修复方案：全局禁用、区域清理、MPU 配置。每种方案都有其适用场景，开发者应根据项目需求权衡性能与复杂度。在实际工程中，建议在初始化阶段就规划好内存布局，并针对共享区域明确缓存策略，从而避免后期调试的“幽灵 bug”。希望本文能帮助你构建更稳定的嵌入式系统。

参考资料

  • STM32F4xx Reference Manual (RM0090)
  • ARM Cortex-M4 Programming Guide
  • STM32CubeF4 Firmware Package