引言

在嵌入式开发中，STM32F4 系列凭借高性能 Cortex-M4 内核和丰富外设，常被用于图像处理、音频采集等大数据量场景。为了提升性能，开发者往往外扩 SDRAM，并启用 D-Cache。然而，D-Cache 与 SDRAM 之间的数据一致性问题，轻则导致数据错乱，重则系统崩溃。本文将以一次真实踩坑经历为引，带你从原理到实践彻底解决这一难题。

1. D-Cache 与 SDRAM 数据不一致的根源

1.1 D-Cache 工作原理

Cortex-M4 内核的 D-Cache 是 4 路组关联、行大小为 32 字节的缓存。当 CPU 访问内存地址时，D-Cache 会先检查数据是否在缓存中（命中），若命中则直接操作缓存，否则从主存（如 SDRAM）加载到缓存行。这种机制大幅提升了重复访问速度，但也引入了缓存与主存内容不一致的风险。

1.2 不一致场景分析

写操作：CPU 写数据时，若采用写回（Write-back）策略，数据先写入缓存行，标记为脏（Dirty），直到缓存行被替换或显式清理时才写回 SDRAM。若此时外设（如 DMA）直接读取 SDRAM，可能读到旧数据。
读操作：若外设（如 DMA）将新数据写入 SDRAM，而 CPU 缓存中仍保留旧数据，则 CPU 读缓存时得到过期数据。
典型场景：使用 DMA 从 SDRAM 搬运数据到外设（如 DAC），或从 ADC 采集数据到 SDRAM，均可能触发不一致。

2. 踩坑案例：DMA 传输数据错乱

2.1 问题描述

某项目使用 STM32F429，外扩 8MB SDRAM，启用 D-Cache。通过 DMA2 将 SDRAM 中的音频数据发送到 I2S 外设。程序运行后，音频输出出现周期性杂音，且数据缓冲区内容在 DMA 传输后部分被篡改。

2.2 调试过程

使用调试器查看 SDRAM 数据，发现 DMA 读取的数据与 CPU 写入的不一致。
禁用 D-Cache 后问题消失，确认与缓存相关。
进一步分析：CPU 写入音频数据到 SDRAM，但数据可能残留在 D-Cache 中，DMA 直接访问 SDRAM 读到旧值。

3. 硬件层解决方案：MPU 配置

3.1 MPU 作用

内存保护单元（MPU）除了内存保护，还能配置内存区域的缓存属性。通过将 SDRAM 区域设置为“共享（Shareable）”和“非缓存（Non-cacheable）”，可以强制 CPU 直接访问 SDRAM，避免缓存一致性问题。但这种方法牺牲了性能，适合对一致性要求高、访问频率低的场景。

3.2 配置步骤

在系统初始化时，使能 MPU 并配置 SDRAM 区域。
设置区域基地址为 SDRAM 起始地址（如 0xC0000000），大小为 8MB。
设置属性：TEX=0，C=0，B=1（即 Outer 和 Inner 均为 Non-cacheable，但 Bufferable），或使用更严格的 TEX=1，C=0，B=0（Strongly-ordered）。
使能 MPU 和区域。

3.3 代码示例

void MPU_Config(void)
{
    MPU_Region_InitTypeDef MPU_InitStruct;

    __HAL_RCC_MPU_CLK_ENABLE();

    HAL_MPU_Disable();

    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0xC0000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_8MB;
    MPU_InitStruct.SubRegionDisable = 0;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;
    MPU_InitStruct.IsShareable = MPU_ACCESS_SHAREABLE;
    MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_BUFFERABLE;

    HAL_MPU_ConfigRegion(&MPU_InitStruct);

    HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}

调用 MPU_Config() 后，CPU 对 SDRAM 的访问将绕过 D-Cache，DMA 与 CPU 看到的数据一致。

4. 软件层解决方案：Cache 维护函数

若不想牺牲性能，可保留 D-Cache，但在关键操作前后手动维护缓存。STM32 HAL 库提供了以下函数：

SCB_CleanDCache()：将脏缓存行写回内存。
SCB_InvalidateDCache()：使缓存行失效，下次读取时从内存加载。
SCB_CleanInvalidateDCache()：先写回再失效。

4.1 使用场景

CPU 写数据，DMA 读：CPU 写完数据后，调用 SCB_CleanDCache() 确保数据写回 SDRAM。
DMA 写数据，CPU 读：DMA 传输完成后，调用 SCB_InvalidateDCache() 使缓存失效，避免读到旧数据。

4.2 代码示例

// 假设 buffer 位于 SDRAM，长度为 BUFFER_SIZE
uint32_t buffer[BUFFER_SIZE];

// CPU 写入数据
for (int i = 0; i < BUFFER_SIZE; i++) {
    buffer[i] = i;
}

// 清理 D-Cache，确保数据写回 SDRAM
SCB_CleanDCache();

// 启动 DMA 传输（从 buffer 到外设）
HAL_DMA_Start(&hdma, (uint32_t)buffer, (uint32_t)&periph, BUFFER_SIZE*4);

// 等待 DMA 完成...

// 若 DMA 写数据到 buffer，CPU 读取前需使缓存失效
SCB_InvalidateDCache();
// 现在可以安全读取 buffer

注意：SCB_CleanDCache() 会清理整个 D-Cache，效率较低。若只需清理特定地址区域，可使用 SCB_CleanDCache_by_Addr() 和 SCB_InvalidateDCache_by_Addr()，但需注意地址对齐到 32 字节。

5. 注意事项与最佳实践

缓存行对齐：维护缓存时，地址和长度最好对齐到 32 字节，否则可能影响相邻数据。
DMA 描述符：如果 DMA 使用链表描述符，描述符本身也可能被缓存，需同样处理。
性能权衡：MPU 配置为 Non-cacheable 会降低 SDRAM 访问速度，适合低频访问；高频访问建议使用 Cache 维护。
多核/多主控：若系统中有多个主控（如 LTDC、DMA2D），需确保所有主控的访问一致性，必要时使用硬件同步机制。
调试技巧：若怀疑缓存问题，可先禁用 D-Cache 测试，若问题消失则基本确定。

6. 总结

STM32F4 的 D-Cache 与 SDRAM 数据一致性是嵌入式开发中的经典难题。通过理解缓存原理，结合 MPU 配置或 Cache 维护函数，可以彻底解决。推荐在项目初期就规划好内存属性和缓存策略，避免后期踩坑。希望本文能帮你少走弯路，让数据不再“错乱”。

STM32F4 系列 D-Cache 与 SDRAM 数据一致性：从踩坑到硬件层解决

引言