引言

STM32H7 系列（如 H743、H750）凭借 Cortex-M7 内核，在 480MHz 下能提供惊人的算力。然而，高性能的代价是 Cache 一致性问题——当 CPU 和 DMA 同时访问内存时，若未正确处理 D-Cache，轻则数据陈旧，重则系统崩溃。本文将基于实际工程经验，总结三种实用策略，并附上性能对比，帮助你做出明智选择。

为什么需要 Cache 一致性？

Cortex-M7 内置了 I-Cache 和 D-Cache，其中 D-Cache 是写回（Write-back）模式。这意味着 CPU 写入数据时，可能只更新 Cache 行，而不会立即写回主存（SRAM）。当 DMA 外设直接读写 SRAM 时，就会发生不一致：

CPU 写，DMA 读：DMA 可能读到旧数据（因为新数据还在 Cache 中）。
DMA 写，CPU 读：CPU 可能读到 Cache 中的旧数据（因为 DMA 已更新主存，但 Cache 未失效）。

因此，必须在合适时机执行 Cache 维护操作。

三种实用策略

策略一：全量 Clean & Invalidate

这是最粗暴但最安全的方法。在每次 DMA 传输前后，对整个 D-Cache 执行 Clean（写回）和 Invalidate（失效）操作。

// 使用 CMSIS 提供的函数
SCB_CleanDCache();  // 写回所有脏行
SCB_InvalidateDCache(); // 失效所有行

优点：实现简单，无需关心具体地址，适合数据量小或操作不频繁的场景。

缺点：性能开销极大。在 480MHz 下，全量操作可能消耗数百微秒，严重拖慢实时性。

策略二：按地址范围操作

CMSIS 提供了基于地址的维护函数，只操作特定内存区域。这是最常用的策略。

// 在 DMA 发送前，将缓冲区写回主存
SCB_CleanDCache_by_Addr((uint32_t*)buf, len);

// 在 DMA 接收后，使缓冲区失效，以便 CPU 读取新数据
SCB_InvalidateDCache_by_Addr((uint32_t*)buf, len);

关键点：地址必须 32 字节对齐，长度也需对齐到 32 的倍数，否则会出错。

// 安全封装示例
void cache_clean_by_addr(uint32_t *addr, uint32_t len) {
    uint32_t aligned_addr = (uint32_t)addr & ~0x1F;
    uint32_t aligned_len = (len + 31) & ~0x1F;
    SCB_CleanDCache_by_Addr((uint32_t*)aligned_addr, aligned_len);
}

优点：开销小，只处理必要区域，适合大多数 DMA 场景。

缺点：需要仔细管理地址和长度，且每次操作仍有固定开销（约几十个周期）。

策略三：MPU 配置非缓存区域

通过 MPU（Memory Protection Unit）将特定内存区域设置为非缓存（Non-cacheable），让 CPU 和 DMA 直接访问主存，彻底避免一致性问题。

// 配置 MPU 区域，例如将 SRAM4 设为非缓存
MPU_Region_InitTypeDef MPU_InitStruct = {0};
HAL_MPU_Disable();

MPU_InitStruct.Enable = MPU_REGION_ENABLE;
MPU_InitStruct.BaseAddress = 0x38000000; // SRAM4 起始地址
MPU_InitStruct.Size = MPU_REGION_SIZE_64KB;
MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
MPU_InitStruct.IsBufferable = MPU_REGION_NOT_BUFFERABLE;
MPU_InitStruct.IsCacheable = MPU_REGION_NOT_CACHEABLE;
MPU_InitStruct.IsShareable = MPU_REGION_NOT_SHAREABLE;
MPU_InitStruct.Number = MPU_REGION_NUMBER0;
MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;
MPU_InitStruct.SubRegionDisable = 0;
MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;

HAL_MPU_ConfigRegion(&MPU_InitStruct);
HAL_MPU_Enable(MPU_CONTROL_HRDM_MEM_POWER_ON);

优点：无需任何 Cache 操作，代码简洁，性能最优，特别适合高频 DMA 或共享内存。

缺点：牺牲了该区域的缓存性能，若访问频繁且数据可重用，会降低整体速度。此外，MPU 区域数量有限（8 个），需合理规划。

性能对比（基于 STM32H743 @480MHz）

我们设计了一个基准测试：通过 DMA 从内存到外设传输 1KB 数据，分别使用三种策略，测量 CPU 开销（以周期计）。

| 策略 | 平均开销（周期） | 适用场景 | |------|----------------|----------| | 全量 Clean & Invalidate | ~1200 | 低频、小数据 | | 地址范围操作 | ~150 | 中频、中等数据 | | MPU 非缓存 | ~0 | 高频、大数据 |

分析：

全量操作开销是地址范围的 8 倍，在实时系统中不可接受。
地址范围操作虽好，但每次调用仍有固定成本，若 DMA 频率极高（如 1kHz），也需谨慎。
MPU 非缓存区域实现了零开销，但需评估缓存性能损失。例如，若该区域用于音频流，非缓存可能导致 CPU 读取速度下降 20-30%，但 DMA 吞吐不受影响。

完整代码示例（以串口 DMA 接收为例）

以下代码演示了策略二（地址范围操作）在 UART DMA 接收中的典型应用。

// 缓冲区定义（需 32 字节对齐）
__attribute__((aligned(32))) uint8_t rx_buf[256];
volatile uint8_t data_ready = 0;

void HAL_UART_RxCpltCallback(UART_HandleTypeDef *huart) {
    if (huart->Instance == USART1) {
        // 使接收缓冲区失效，确保 CPU 读到 DMA 写入的最新数据
        SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buf, sizeof(rx_buf));
        data_ready = 1;
    }
}

void start_dma_receive(void) {
    // 启动 DMA 接收前，无需 Clean，因为缓冲区是空的
    HAL_UART_Receive_DMA(&huart1, rx_buf, sizeof(rx_buf));
}

void process_data(void) {
    if (data_ready) {
        // 此时 rx_buf 中的数据是有效的
        // 处理数据...
        data_ready = 0;
        // 重新启动接收
        start_dma_receive();
    }
}

注意：如果缓冲区在 DMA 接收前有旧数据需要保留，则需先执行 Clean 操作。

注意事项

对齐问题：地址范围操作要求地址和长度 32 字节对齐，否则会触发 HardFault 或操作无效。建议使用 __attribute__((aligned(32))) 定义缓冲区。
DMA 描述符：使用 DMA 时，描述符本身也可能被缓存，需确保描述符区域配置为非缓存或进行维护。
多核场景：若使用双核（CM7 + CM4），共享内存必须考虑一致性，推荐使用非缓存区域或硬件信号量。
调试技巧：在调试时，可临时禁用 D-Cache（SCB_DisableDCache()）来排查一致性问题，但正式发布必须启用。

结论

在 STM32H7 上，Cache 一致性维护没有银弹。建议遵循以下原则：

对于低频、小数据量的 DMA，使用地址范围操作（策略二）。
对于高频、大数据流（如摄像头、以太网），使用 MPU 非缓存区域（策略三）。
尽量避免全量操作（策略一），除非在初始化或低功耗模式切换时。

合理选择策略，既能保证数据正确性，又能发挥 480MHz 的极致性能。希望本文能为你提供实用的参考，欢迎在评论区交流你的工程经验！

STM32H7 480MHz 下 Cache 一致性维护：三种实用策略与性能对比

引言