引言

在嵌入式开发中，STM32F4 系列凭借高性能 Cortex-M4 内核和丰富外设广受欢迎。然而，当启用 D-Cache（数据缓存）并与外部 SDRAM 配合使用时，数据一致性问题如同幽灵般潜伏，表现为随机崩溃、野指针访问或 DMA 数据错乱。本文将从原理到实战，带你彻底掌握 D-Cache 与 SDRAM 的一致性管理。

D-Cache 工作原理与不一致根源

缓存机制简介

Cortex-M4 内核的 D-Cache 是位于 CPU 与主存（如 SDRAM）之间的高速缓存，以 32 字节（或 64 字节，取决于实现）为一行（line）存储数据。CPU 读写时优先命中缓存，从而加速访问。但缓存与主存之间的数据同步由硬件控制，若软件未正确管理，就会产生不一致。

不一致的两种场景

写不一致（Write-back 模式）：CPU 写数据到缓存，但数据未立即写回 SDRAM。若此时外设（如 DMA）直接读取 SDRAM，将拿到旧数据。
读不一致（Write-through 模式或缓存命中）：外设更新了 SDRAM 内容，但缓存中仍保留旧副本，CPU 读取时命中缓存，得到过期数据。

STM32F4 的 D-Cache 默认采用写回（write-back）策略，因此上述问题尤为突出。

实战场景：SDRAM 作为数据缓冲区

假设我们使用 SDRAM 作为 ADC 采样数据的缓冲区，并定期通过 DMA 传输到外设。若未处理缓存一致性，可能出现：

CPU 写入采样数据到 SDRAM，DMA 读取时却得到旧值。
DMA 写入新数据到 SDRAM，CPU 读取时却命中缓存中的旧值。

这会导致数据错乱，甚至因访问非法地址而触发 HardFault。

配置步骤：启用 D-Cache 与 SDRAM 初始化

1. 启用 D-Cache

在系统初始化代码中（如 main 函数开头），调用以下函数启用 D-Cache：

SCB_EnableDCache();

注意：启用 D-Cache 后，所有对 SRAM 和 SDRAM 的访问都会经过缓存。

2. SDRAM 控制器初始化

使用 STM32F4 的 FMC（Flexible Memory Controller）外设配置 SDRAM。以下为关键配置片段（以 STM32F429 为例）：

FMC_SDRAMInitTypeDef sdram_init;
FMC_SDRAMTimingInitTypeDef timing;

// 使能 FMC 时钟
__HAL_RCC_FMC_CLK_ENABLE();

// 配置 SDRAM 时序（根据具体芯片调整）
timing.LoadToActiveDelay = 2;
timing.ExitSelfRefreshDelay = 7;
timing.SelfRefreshTime = 4;
timing.RowCycleDelay = 7;
timing.WriteRecoveryTime = 2;
timing.RPDelay = 2;
timing.RCDDelay = 2;

sdram_init.SDBank = FMC_SDRAM_BANK1;
sdram_init.ColumnBitsNumber = FMC_SDRAM_COLUMN_BITS_NUM_8;
sdram_init.RowBitsNumber = FMC_SDRAM_ROW_BITS_NUM_12;
sdram_init.MemoryDataWidth = FMC_SDRAM_MEM_BUS_WIDTH_16;
sdram_init.MemoryType = FMC_SDRAM_MEM_TYPE_SDRAM;
sdram_init.CASLatency = FMC_SDRAM_CAS_LATENCY_3;
sdram_init.ReadBurst = FMC_SDRAM_RBURST_ENABLE;
sdram_init.WriteBurst = FMC_SDRAM_WBURST_ENABLE;
sdram_init.SDClockPeriod = FMC_SDRAM_CLOCK_PERIOD_2;
sdram_init.ReadPipeDelay = FMC_SDRAM_RPIPE_DELAY_0;
sdram_init.AutoRefreshNumber = 8;
sdram_init.ModeRegister = 0x0230;

HAL_SDRAM_Init(&hsdram, &sdram_init, &timing);

3. 内存映射与缓存策略设置

SDRAM 通常映射到 FMC 的 BANK1 区域（地址 0xC0000000 起）。为了管理缓存一致性，我们可以将 SDRAM 区域配置为“非缓存”或“写通”模式，但更推荐保留缓存并手动维护。

使用 MPU（Memory Protection Unit）配置 SDRAM 区域的缓存属性：

MPU_Region_InitTypeDef MPU_InitStruct;

HAL_MPU_Disable();

MPU_InitStruct.Enable = MPU_REGION_ENABLE;
MPU_InitStruct.BaseAddress = 0xC0000000;
MPU_InitStruct.Size = MPU_REGION_SIZE_8MB;
MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
MPU_InitStruct.IsBufferable = MPU_ACCESS_BUFFERABLE;
MPU_InitStruct.IsCacheable = MPU_ACCESS_CACHEABLE;
MPU_InitStruct.IsShareable = MPU_ACCESS_NOT_SHAREABLE;
MPU_InitStruct.Number = MPU_REGION_NUMBER0;
MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL1;
MPU_InitStruct.SubRegionDisable = 0x00;
MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_ENABLE;

HAL_MPU_ConfigRegion(&MPU_InitStruct);
HAL_MPU_Enable(MPU_CONTROL_HRDM_MODE);

这里我们保留缓存，以便后续通过软件维护一致性。

数据一致性维护：Clean 与 Invalidate

关键操作

Clean（清缓存）：将缓存中脏数据写回 SDRAM。
Invalidate（使无效）：丢弃缓存内容，下次读取从 SDRAM 重新加载。

使用 CMSIS 函数

SCB_CleanDCache_by_Addr(uint32_t *addr, uint32_t dsize);
SCB_InvalidateDCache_by_Addr(uint32_t *addr, uint32_t dsize);
SCB_CleanInvalidateDCache_by_Addr(uint32_t *addr, uint32_t dsize);

注意：地址需按 32 字节对齐，大小需为 32 的倍数。

实战代码示例：CPU 写入，DMA 读取

#define SDRAM_BUF_ADDR  0xC0000000
#define BUF_SIZE        1024

uint32_t *buf = (uint32_t *)SDRAM_BUF_ADDR;

// CPU 写入数据
for (int i = 0; i < BUF_SIZE; i++) {
    buf[i] = i;
}

// 在启动 DMA 前，将缓存中数据写回 SDRAM
SCB_CleanDCache_by_Addr((uint32_t *)SDRAM_BUF_ADDR, BUF_SIZE * 4);

// 启动 DMA 传输（从 SDRAM 读取）
HAL_DMA_Start(&hdma, SDRAM_BUF_ADDR, (uint32_t)uart_tx_buf, BUF_SIZE * 4);

实战代码示例：DMA 写入，CPU 读取

// DMA 完成回调中
void DMA_Complete_Callback(void) {
    // 使缓存无效，确保 CPU 从 SDRAM 重新读取最新数据
    SCB_InvalidateDCache_by_Addr((uint32_t *)SDRAM_BUF_ADDR, BUF_SIZE * 4);

    // 现在可以安全读取 buf 中的数据
    for (int i = 0; i < BUF_SIZE; i++) {
        process(buf[i]);
    }
}

常见陷阱与注意事项

对齐问题：SCB_CleanDCache_by_Addr 要求地址和大小均为 32 字节对齐。若不对齐，需手动调整边界。
DMA 缓冲区一致性：若 DMA 使用 SDRAM 作为缓冲区，建议将缓冲区定义在独立区域，或使用非缓存属性（通过 MPU 配置），避免频繁手动维护。
中断上下文：在中断服务函数中调用缓存维护函数时，注意其执行时间，避免阻塞。
编译器优化：确保缓存维护操作不被编译器优化掉，可使用 volatile 或内存屏障。
调试技巧：使用硬件断点或逻辑分析仪观察 SDRAM 总线访问，确认数据是否真正写回。

总结

D-Cache 与 SDRAM 的数据一致性是 STM32F4 高性能应用中的关键问题。通过理解缓存原理，合理配置 MPU，并在关键操作点执行 Clean 和 Invalidate，可以彻底避免随机崩溃和野指针问题。建议在项目初期就规划好缓存策略，并在代码中封装统一接口，以提高可维护性。

STM32F4 系列 D-Cache 与 SDRAM 数据一致性实战：从野指针到随机崩溃的排查手册

引言