引言

在 STM32F4 系列（如 STM32F407、STM32F429）中，当外部 SDRAM 被用作帧缓冲或大数据缓冲区时，D-Cache 的启用能大幅提升 CPU 访问速度。然而，D-Cache 与 SDRAM 之间的数据不一致问题，常常导致难以排查的“野指针”或数据错乱。本文将通过一个实战案例，带你理解问题根源，并掌握标准解决方案。

问题现象：神秘的野指针

某项目使用 STM32F429 驱动 LCD，帧缓冲位于外部 SDRAM。启用 D-Cache 后，CPU 写入帧缓冲的数据偶尔会丢失，或者 DMA 从 SDRAM 读取的数据是旧值。调试时发现，CPU 读取到的数据与内存实际内容不符，仿佛指针指向了错误地址。这就是典型的 Cache 一致性问题。

原理剖析：D-Cache 与 SDRAM 的博弈

1. D-Cache 的工作机制

D-Cache 是 CPU 与主存（SDRAM）之间的高速缓存，以 32 字节（或 64 字节）为一行（Cache Line）存储数据。当 CPU 读取数据时，若命中 Cache，则直接返回 Cache 中的副本；写操作时，若采用 Write-back 策略，数据先写入 Cache，标记为脏（Dirty），直到被替换或显式清理时才写回 SDRAM。

2. 一致性问题的根源

CPU 写，DMA 读：CPU 修改 Cache 中的数据，但尚未写回 SDRAM，DMA 直接访问 SDRAM 读到旧数据。
DMA 写，CPU 读：DMA 将新数据写入 SDRAM，但 Cache 中保留着旧副本，CPU 读 Cache 得到过期数据。

3. 内存屏障的作用

内存屏障（Memory Barrier）是 ARM Cortex-M4 提供的指令，用于保证内存访问顺序。在 Cache 操作前后使用 __DSB() 和 __ISB()，可确保 Cache 维护指令完成，避免流水线乱序执行导致的问题。

实战配置：MPU 与 Cache 管理

1. 配置 MPU 区域

首先，我们需要为 SDRAM 区域配置 MPU，设置其属性为 Write-back 或 Write-through。推荐使用 Write-back 以获得性能，但需配合 Cache 维护函数。

#include "mpu_armv7.h"

void MPU_Config(void)
{
    MPU_Region_InitTypeDef MPU_InitStruct;

    // 禁用 MPU
    HAL_MPU_Disable();

    // 配置 SDRAM 区域（假设基地址 0xC0000000，大小 8MB）
    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0xC0000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_8MB;
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_REGION_BUFFERABLE;
    MPU_InitStruct.IsCacheable = MPU_REGION_CACHEABLE;
    MPU_InitStruct.IsShareable = MPU_REGION_NOT_SHAREABLE;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL1;
    MPU_InitStruct.SubRegionDisable = 0;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;

    HAL_MPU_ConfigRegion(&MPU_InitStruct);

    // 使能 MPU
    HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}

2. 启用 D-Cache

在系统初始化时，调用以下函数启用 D-Cache：

SCB_EnableDCache();

注意：启用 D-Cache 前必须完成 MPU 配置，否则默认属性可能引发问题。

3. 数据一致性维护函数

当 CPU 与 DMA 交互时，需在关键点执行 Cache 清理或无效化操作。

// 清理 Cache：将脏数据写回 SDRAM
void Cache_Clean(uint32_t addr, uint32_t size)
{
    SCB_CleanDCache_by_Addr((uint32_t*)addr, (int32_t)size);
    __DSB(); // 确保写回完成
}

// 无效化 Cache：丢弃 Cache 中的旧数据
void Cache_Invalidate(uint32_t addr, uint32_t size)
{
    SCB_InvalidateDCache_by_Addr((uint32_t*)addr, (int32_t)size);
    __DSB();
}

// 清理并无效化（用于 DMA 读后）
void Cache_CleanInvalidate(uint32_t addr, uint32_t size)
{
    SCB_CleanInvalidateDCache_by_Addr((uint32_t*)addr, (int32_t)size);
    __DSB();
}

完整代码示例：DMA 与 CPU 共享 SDRAM 缓冲区

以下示例演示了如何安全地使用 SDRAM 缓冲区进行 DMA 接收，并让 CPU 读取数据。

#define BUFFER_ADDR  0xC0000000
#define BUFFER_SIZE  1024

uint8_t *sdram_buf = (uint8_t*)BUFFER_ADDR;

// 初始化 SDRAM 和 MPU（略）

// DMA 接收完成回调
void HAL_UART_RxCpltCallback(UART_HandleTypeDef *huart)
{
    // DMA 已写入 SDRAM，无效化 Cache 以读取新数据
    Cache_Invalidate(BUFFER_ADDR, BUFFER_SIZE);
    // 现在可以安全访问 sdram_buf
    ProcessData(sdram_buf, BUFFER_SIZE);
}

// CPU 填充数据后，准备 DMA 发送
void Prepare_DMA_Transmit(void)
{
    // 填充数据
    FillData(sdram_buf, BUFFER_SIZE);
    // 清理 Cache，确保数据写回 SDRAM
    Cache_Clean(BUFFER_ADDR, BUFFER_SIZE);
    // 启动 DMA 发送
    HAL_UART_Transmit_DMA(&huart, sdram_buf, BUFFER_SIZE);
}

注意事项与常见陷阱

地址对齐：Cache 维护函数的地址和大小必须对齐到 32 字节（Cache Line 大小），否则可能无效或引发 HardFault。
缓冲区大小：若缓冲区不是 Cache Line 的整数倍，需向上取整，避免遗漏边界。
内存屏障：在 Cache 操作后必须使用 __DSB()，在切换上下文时使用 __ISB() 确保指令流水线同步。
DMA 描述符：如果 DMA 描述符也在 SDRAM 中，同样需要一致性处理，建议将描述符放在内部 SRAM。
性能权衡：频繁的 Cache 清理会降低性能，应尽量设计为批量操作，或使用 Write-through 属性（牺牲部分性能换取简单性）。

总结

D-Cache 是 STM32F4 高性能的利器，但也是一把双刃剑。通过合理配置 MPU、正确使用 Cache 维护函数和内存屏障，可以彻底解决数据一致性问题，避免野指针等诡异故障。希望本文的实战经验能帮助你写出更健壮的嵌入式代码。

STM32F4 系列 D-Cache 与 SDRAM 数据一致性实战：从野指针到内存屏障

引言