STM32F4 系列 D-Cache 与 SDRAM 数据一致性问题的排查与修复

1. 问题背景

在嵌入式图形界面（GUI）或高速数据采集应用中，开发者常使用 SDRAM 作为大容量帧缓冲或数据缓冲区。STM32F4 系列（如 STM32F429/469）内置了 D-Cache 和 I-Cache，以加速对慢速外部存储器的访问。然而，D-Cache 的引入带来了一个经典难题：数据一致性。当 CPU 通过 Cache 写入数据，而 DMA 直接访问 SDRAM 时，双方看到的数据可能不一致，导致显示错乱、数据丢失等问题。

2. 原理剖析：D-Cache 与 SDRAM 的交互

2.1 D-Cache 的工作机制

D-Cache 是 CPU 与主存（如 SDRAM）之间的小容量高速缓存。当 CPU 读取数据时，如果命中 Cache，则直接返回，无需访问慢速 SDRAM；写入时，若采用 Write-back 策略，数据先写入 Cache，并标记为脏（Dirty），只有在 Cache 行被替换或显式 Clean 时，才写回 SDRAM。

2.2 数据一致性问题的根源

CPU 写入，DMA 读取：CPU 将数据写入 Cache（未写回 SDRAM），DMA 直接从 SDRAM 读取，得到旧数据。
DMA 写入，CPU 读取：DMA 将数据写入 SDRAM，但 CPU 的 Cache 中可能保留了旧数据，导致 CPU 读取到过期内容。

2.3 为什么 STM32F4 需要 MPU 配置

默认情况下，STM32F4 的 D-Cache 对全部内存区域（包括 SDRAM）采用 Write-back 策略。为了控制特定区域（如 SDRAM）的缓存行为，必须使用 MPU（Memory Protection Unit） 配置内存属性，例如将 SDRAM 区域设置为 Write-through 或 Non-cacheable，或者保持 Write-back 但配合软件维护。

3. 排查步骤：定位问题

3.1 典型故障现象

使用 LTDC（LCD 控制器）显示图像时，画面出现撕裂或随机条纹。
DMA 传输数据后，CPU 读取到的数据与预期不符。
程序运行结果随机变化，难以复现。

3.2 排查工具与方法

调试器观察：在关键点暂停，检查 SDRAM 实际内容与 CPU 寄存器值。
Cache 状态寄存器：查看 D-Cache 的命中/未命中统计（若支持）。
代码审查：检查是否在 DMA 传输前后调用了 Cache 维护函数。

4. 解决方案：配置 MPU 与 Cache 维护

4.1 配置 MPU 设置 SDRAM 区域属性

首先，将 SDRAM 区域配置为 Write-back, Write-allocate 或 Non-cacheable。推荐使用 Write-back 以保持性能，但需配合软件维护。以下代码将 SDRAM 区域（地址 0xC0000000，大小 8MB）配置为 Write-back，并启用 Cache。

void MPU_Config(void)
{
    MPU_Region_InitTypeDef MPU_InitStruct;

    __HAL_RCC_MPU_CLK_ENABLE();

    HAL_MPU_Disable();

    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0xC0000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_8MB;
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_BUFFERABLE;
    MPU_InitStruct.IsCacheable = MPU_ACCESS_CACHEABLE;
    MPU_InitStruct.IsShareable = MPU_ACCESS_NOT_SHAREABLE;
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL1;
    MPU_InitStruct.SubRegionDisable = 0x00;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_ENABLE;

    HAL_MPU_ConfigRegion(&MPU_InitStruct);

    HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}

4.2 启用 D-Cache 和 I-Cache

在系统初始化时，启用 Cache：

void Cache_Init(void)
{
    SCB_EnableDCache();
    SCB_EnableICache();
}

4.3 使用 Cache 维护函数

在 DMA 传输前后，必须进行 Cache 的 Clean 和 Invalidate 操作。

Clean：将 Cache 中的脏数据写回 SDRAM。
Invalidate：使 Cache 中的行失效，以便下次读取时从 SDRAM 重新加载。

场景1：CPU 写入数据，然后 DMA 读取

// CPU 写入帧缓冲
fill_buffer((uint32_t*)SDRAM_BASE, 0x1234, BUFFER_SIZE);

// 将 Cache 中数据写回 SDRAM
SCB_CleanDCache_by_Addr((uint32_t*)SDRAM_BASE, BUFFER_SIZE);

// 启动 DMA 传输
HAL_DMA_Start_IT(&hdma, SDRAM_BASE, peripheral_addr, BUFFER_SIZE);

场景2：DMA 写入数据，然后 CPU 读取

// 启动 DMA 接收
HAL_DMA_Start_IT(&hdma, peripheral_addr, SDRAM_BASE, BUFFER_SIZE);

// 等待 DMA 完成
while (DMA_Busy) ;

// 使 Cache 行失效，强制从 SDRAM 重新读取
SCB_InvalidateDCache_by_Addr((uint32_t*)SDRAM_BASE, BUFFER_SIZE);

// 现在 CPU 可以安全读取数据
process_data((uint32_t*)SDRAM_BASE);

4.4 注意事项

地址对齐：Cache 维护函数的地址和大小必须按 32 字节对齐（Cache line 大小）。
性能影响：频繁的 Clean/Invalidate 会降低性能，应尽量批量操作。
中断安全：在中断服务程序中进行 DMA 传输时，同样需要维护 Cache。

5. 完整示例：LTDC 显示与 DMA 交互

以下是一个典型场景：LTDC 从 SDRAM 读取帧缓冲显示，同时 CPU 更新帧缓冲。

// 定义帧缓冲地址（SDRAM 基址 + 偏移）
#define FRAME_BUFFER_ADDR  0xC0000000
#define BUFFER_SIZE        (800*480*2)  // RGB565

// 更新帧缓冲（CPU 写入）
void update_frame_buffer(uint16_t *data, uint32_t len)
{
    // 复制数据到 SDRAM
    memcpy((void*)FRAME_BUFFER_ADDR, data, len);

    // 确保数据写回 SDRAM
    SCB_CleanDCache_by_Addr((uint32_t*)FRAME_BUFFER_ADDR, len);
}

// 主循环
int main(void)
{
    // 初始化时钟、SDRAM、LTDC 等
    HAL_Init();
    SystemClock_Config();
    SDRAM_Init();
    MPU_Config();
    Cache_Init();
    LTDC_Init();

    // 启动 LTDC 显示
    HAL_LTDC_Start(&hltdc);

    while (1)
    {
        // 更新帧缓冲
        update_frame_buffer(new_frame, BUFFER_SIZE);
        // 等待 VSync 或延时
        HAL_Delay(10);
    }
}

6. 总结与最佳实践

理解 Cache 策略：明确 Write-back 和 Write-through 的差异，根据应用选择。
配置 MPU：为 SDRAM 等外部存储器设置合适的缓存属性。
维护 Cache：在 DMA 与 CPU 交互时，正确使用 SCB_CleanDCache_by_Addr 和 SCB_InvalidateDCache_by_Addr。
测试与验证：在开发阶段，故意禁用 Cache 对比结果，以确认问题是否由 Cache 引起。

通过以上方法，你可以有效解决 STM32F4 系列中 D-Cache 与 SDRAM 的数据一致性问题，提升系统稳定性。记住，嵌入式开发中，细节决定成败，Cache 维护是高性能系统的关键一环。

STM32F4 系列 D-Cache 与 SDRAM 数据一致性问题的排查与修复实战