STM32F4 系列 D-Cache 与 SDRAM 数据一致性丢失的排查与修复

一、问题现象与背景

在 STM32F4 系列（特别是带有 D-Cache 的型号，如 STM32F429/469）嵌入式开发中，为了提升 SDRAM 的访问速度，工程师通常会启用 D-Cache。然而，随之而来的是一类隐蔽的故障：

随机数据错误：从 SDRAM 读取的数据偶尔出现错误值，但逻辑上代码正确。
DMA 传输异常：外设 DMA 写入 SDRAM 后，CPU 读取不到最新数据，或 CPU 写入后 DMA 发送旧数据。
显示花屏：在 LCD 显存位于 SDRAM 时，图像出现随机条纹或残影。

这些问题的根源在于 D-Cache 与 SDRAM 之间的数据一致性（Cache Coherency）丢失。

二、原理剖析：为什么 D-Cache 会引发不一致？

2.1 D-Cache 的工作机制

D-Cache 是 CPU 与主存（SDRAM）之间的高速缓存，以 缓存行（Cache Line） 为单位（STM32F4 的 D-Cache 行大小为 32 字节）。当 CPU 访问内存地址时，首先检查该地址对应的缓存行是否命中：

命中：直接读写缓存，不访问 SDRAM。
未命中：从 SDRAM 加载整个缓存行到 D-Cache，然后进行读写。

2.2 不一致的两种场景

写后读不一致（CPU 写，DMA 读）：CPU 写入数据到 SDRAM 地址，但数据可能只停留在 D-Cache 中，尚未写回 SDRAM。此时 DMA 外设直接读取 SDRAM，得到的是旧数据。
读后写不一致（DMA 写，CPU 读）：DMA 外设将新数据写入 SDRAM，但 D-Cache 中可能保留了旧数据的缓存行。CPU 读取时命中缓存，得到的是过时数据。

2.3 为什么 STM32F4 特别容易踩坑？

STM32F4 的 D-Cache 是 写回（Write-back） 模式，即写操作只更新缓存，延迟写回 SDRAM。
默认情况下，D-Cache 覆盖整个 4GB 地址空间，包括 SDRAM 区域，但 SDRAM 通常不具备硬件一致性协议（如 AXI 的 Coherency 扩展）。
开发者往往只启用 D-Cache，却未配置 MPU 或手动维护缓存，导致问题频发。

三、排查方法论：如何定位 D-Cache 问题

3.1 症状特征判断

故障具有 随机性，且与访问频率、数据大小相关。
在调试模式下（禁用 D-Cache）问题消失，启用后复现。
使用逻辑分析仪或示波器观察 SDRAM 总线，发现数据与预期不符。

3.2 快速验证实验

在代码中临时禁用 D-Cache（调用 SCB_DisableDCache()），如果问题消失，则基本确认是缓存一致性问题。

3.3 使用缓存维护函数定位

在可疑操作前后，手动执行缓存清理（Clean）或失效（Invalidate），观察是否修复。例如：

// 在 DMA 读取前，确保 CPU 写入的数据已写回 SDRAM
SCB_CleanDCache_by_Addr((uint32_t*)buffer, size);

// 在 CPU 读取前，使 D-Cache 中的旧数据失效
SCB_InvalidateDCache_by_Addr((uint32_t*)buffer, size);

如果上述操作能临时解决问题，则确认是缓存一致性问题。

四、修复策略与代码实现

根据应用场景，有三种常用修复策略，推荐优先使用策略三。

策略一：完全禁用 D-Cache（简单但性能损失）

适用于对性能要求不高或 SDRAM 访问不频繁的场景。

// 初始化时禁用 D-Cache
SCB_DisableDCache();

优点：彻底避免一致性问题。缺点：SDRAM 访问性能下降明显（可能降低 30%~50%）。

策略二：手动维护缓存（灵活但需谨慎）

在每次 DMA 传输或跨总线访问前后，手动执行缓存清理和失效。

// 示例：CPU 写入数据后，DMA 从 SDRAM 读取
uint8_t tx_buffer[128];
// 填充数据...
SCB_CleanDCache_by_Addr((uint32_t*)tx_buffer, sizeof(tx_buffer));
HAL_UART_Transmit_DMA(&huart, tx_buffer, sizeof(tx_buffer));

// 示例：DMA 写入数据后，CPU 读取
uint8_t rx_buffer[128];
HAL_UART_Receive_DMA(&huart, rx_buffer, sizeof(rx_buffer));
// 等待 DMA 完成...
SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buffer, sizeof(rx_buffer));
// 现在可以安全读取 rx_buffer

注意：

地址必须 32 字节对齐，大小应为 32 的倍数，否则需手动调整。
操作范围要覆盖整个缓冲区，避免遗漏。
频繁调用会影响性能，需权衡。

策略三：配置 MPU 设置 SDRAM 区域为“非缓存”或“写通”

通过 MPU（Memory Protection Unit）将 SDRAM 区域配置为 非缓存（Strongly-ordered 或 Device） 或 写通（Write-through），这样 CPU 访问 SDRAM 时绕过 D-Cache 或直接写穿，从而避免不一致。

// 配置 MPU 区域：SDRAM 基地址 0xC0000000，大小 8MB（根据实际调整）
void MPU_Config_SDRAM_NonCacheable(void) {
    MPU_Region_InitTypeDef MPU_InitStruct;
    
    // 禁用 MPU 进行配置
    HAL_MPU_Disable();
    
    // 配置区域 0：SDRAM
    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0xC0000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_8MB;  // 根据实际 SDRAM 大小调整
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE;
    MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE;  // 关键：非缓存
    MPU_InitStruct.IsShareable = MPU_ACCESS_NOT_SHAREABLE;
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;  // 配合 TEX 位
    MPU_InitStruct.SubRegionDisable = 0x00;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;
    
    HAL_MPU_ConfigRegion(&MPU_InitStruct);
    
    // 启用 MPU
    HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}

// 在系统初始化时调用（注意：需在启用 D-Cache 之前或之后重新配置）
int main(void) {
    HAL_Init();
    SystemClock_Config();
    
    // 先配置 MPU，再启用 D-Cache（顺序重要）
    MPU_Config_SDRAM_NonCacheable();
    SCB_EnableDCache();
    
    // 初始化 SDRAM...
    // 现在访问 SDRAM 时，CPU 不会缓存，DMA 和 CPU 看到的数据一致
}

优点：

无需修改业务代码，自动解决一致性问题。
保留 D-Cache 对其他内存区域（如内部 SRAM）的加速效果。

缺点：

SDRAM 访问性能下降（但比完全禁用 D-Cache 好，因为内部 SRAM 仍可缓存）。
需要正确配置 MPU，否则可能引发总线错误或性能异常。

五、完整示例：结合 SDRAM 和 DMA 的修复

以下示例展示如何在 STM32F429 上使用策略三，并配合 DMA 进行 SDRAM 数据读写。

// 假设 SDRAM 基地址为 0xC0000000，大小为 8MB
#define SDRAM_BASE 0xC0000000
#define SDRAM_SIZE (8 * 1024 * 1024)

// 缓冲区地址（需 32 字节对齐）
uint8_t data_buffer[256] __attribute__((aligned(32)));

void SystemClock_Config(void);
void MPU_Config_SDRAM_NonCacheable(void);
void SDRAM_Init(void);

int main(void) {
    HAL_Init();
    SystemClock_Config();
    
    // 配置 MPU 使 SDRAM 非缓存
    MPU_Config_SDRAM_NonCacheable();
    
    // 启用 D-Cache（此时 SDRAM 区域已排除）
    SCB_EnableDCache();
    
    // 初始化 SDRAM
    SDRAM_Init();
    
    // 测试：CPU 写入数据到 SDRAM
    uint32_t *sdram_ptr = (uint32_t *)SDRAM_BASE;
    for (int i = 0; i < 64; i++) {
        sdram_ptr[i] = i * 3;
    }
    
    // 使用 DMA 从 SDRAM 读取数据到内部缓冲区
    // 注意：由于 SDRAM 区域非缓存，无需手动 Clean/Invalidate
    HAL_DMA_Start(&hdma_memtomem, SDRAM_BASE, (uint32_t)data_buffer, 256);
    HAL_DMA_PollForTransfer(&hdma_memtomem, HAL_DMA_FULL_TRANSFER, HAL_MAX_DELAY);
    
    // 验证数据
    for (int i = 0; i < 64; i++) {
        uint32_t val = ((uint32_t *)data_buffer)[i];
        if (val != i * 3) {
            Error_Handler();
        }
    }
    
    while (1) {
        // 正常运行
    }
}

六、注意事项与最佳实践

MPU 配置顺序：必须先配置 MPU 再启用 D-Cache，否则 D-Cache 可能缓存了 SDRAM 的旧数据。
对齐与大小：使用 SCB_CleanDCache_by_Addr 时，地址必须 32 字节对齐，大小应为 32 的倍数，否则需手动调整边界。
缓冲区定义：DMA 缓冲区建议使用 __attribute__((aligned(32))) 确保对齐。
性能权衡：如果 SDRAM 访问频繁且对性能要求高，可以考虑使用“写通”模式（MPU_ACCESS_CACHEABLE + MPU_ACCESS_BUFFERABLE），但需测试是否满足一致性需求。
调试技巧：在调试时，可以临时禁用 D-Cache 来对比行为，但最终应使用正确配置。
其他外设：同样的问题也适用于 FMC 控制的 NOR Flash、SRAM 等，需统一考虑。

七、总结

D-Cache 与 SDRAM 的数据一致性是 STM32F4 高性能开发的常见陷阱。通过理解缓存机制，掌握排查方法，并采用 MPU 配置将 SDRAM 区域设为非缓存，可以根治问题，同时保留 D-Cache 对内部存储的加速优势。建议在项目初期就规划好内存属性和缓存策略，避免后期返工。

STM32F4 系列 D-Cache 与 SDRAM 数据一致性丢失的排查与修复：从故障到根治