引言

在STM32F4系列（如STM32F407）上，当串口波特率超过1Mbps或数据量较大时，CPU中断处理往往成为瓶颈。使用DMA+双缓冲（Double Buffer）模式可以显著降低CPU负载，但随之而来的Cache一致性问题却让许多开发者头疼——数据明明在内存中，DMA却读到旧值，或者CPU读到的数据是过期的。本文将带你彻底搞懂这个问题，并给出可直接落地的解决方案。

为什么会出现Cache一致性问题？

STM32F4的Cortex-M4内核带有可选的Cache（通常为4路组相联，大小可配置），用于加速CPU对内存的访问。而DMA控制器直接通过总线访问物理内存（SRAM），不经过Cache。当CPU写入数据到内存时，数据可能先被缓存在Cache中，尚未写回物理内存；而DMA读取物理内存时，读到的是未更新的旧数据，导致发送丢包。反之，DMA接收数据写入物理内存后，CPU从Cache读取时可能命中过期的缓存行，导致接收数据错误。

双缓冲模式加剧问题：双缓冲中，CPU和DMA交替操作两个缓冲区，如果Cache未及时刷新，切换缓冲时极易读到脏数据。

解决方案总览

| 方案 | 适用场景 | 优缺点 | |------|----------|--------| | 关闭Cache | 对性能要求不高，简单可靠 | 损失整体性能 | | MPU配置非缓存区域 | 需要高性能，且缓冲区固定 | 灵活，需配置MPU | | 软件缓存清理 | 缓冲区动态变化 | 需精确控制清理时机 |

下面逐一详解。

方案一：关闭Cache（最简单）

如果项目对CPU性能要求不高，直接关闭Cache是最省事的方法。

配置步骤

  1. 在系统初始化代码中（如SystemInit后），调用以下函数：
SCB_DisableDCache();  // 关闭数据Cache
// 如果也使用指令Cache，可关闭：SCB_DisableICache();
  1. 确保在启动文件或链接脚本中，将SCB_EnableDCache的调用注释掉（如果之前有）。

注意事项

  • 关闭Cache后，所有内存访问直接走物理内存，性能下降约20%-30%，但DMA和CPU数据完全一致。
  • 适用于低速应用或对实时性要求不高的场景。

方案二：使用MPU配置非缓存区域（推荐）

通过MPU（Memory Protection Unit）将DMA缓冲区所在的内存区域设置为“非缓存”（Non-cacheable），这样CPU访问该区域时直接读写物理内存，而其他区域保持Cache加速。

配置步骤

  1. 定义缓冲区，并确保其地址和大小满足MPU对齐要求（通常为32字节对齐，大小需为2的幂次）。
#define BUF_SIZE 256
__attribute__((aligned(32))) uint8_t rx_buf[2][BUF_SIZE];  // 双缓冲
__attribute__((aligned(32))) uint8_t tx_buf[2][BUF_SIZE];
  1. 初始化MPU，将缓冲区所在区域设置为非缓存（使用HAL_MPU_ConfigRegion或直接寄存器操作）。
void MPU_Config(void)
{
    MPU_Region_InitTypeDef MPU_InitStruct;
    HAL_MPU_Disable();

    // 配置一个区域覆盖所有缓冲区（假设缓冲区连续，或分别配置）
    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = (uint32_t)rx_buf;
    MPU_InitStruct.Size = MPU_REGION_SIZE_256B; // 根据实际大小调整
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE;  // 非缓冲
    MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE;    // 非缓存
    MPU_InitStruct.IsShareable = MPU_ACCESS_SHAREABLE;        // 共享，保证DMA可见
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    HAL_MPU_ConfigRegion(&MPU_InitStruct);

    // 如果tx_buf不在同一区域，再配置一个区域
    // ...

    HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}

  1. 在main函数中调用MPU_Config()，并确保在SCB_EnableDCache()之前调用（因为MPU需先于Cache使能）。

  2. 配置DMA和串口（略，参考标准HAL库）。

注意事项

  • MPU区域大小必须覆盖整个缓冲区，且地址对齐到区域大小（如256B区域需256B对齐）。
  • 如果缓冲区分散，需配置多个MPU区域（最多8个）。
  • 此方案性能损失最小，但需仔细规划内存布局。

方案三：软件缓存清理（动态缓冲区）

如果缓冲区是动态分配的（如使用malloc），无法用MPU固定区域，则需在DMA操作前后手动清理Cache。

核心函数

// 清理D-Cache，将Cache内容写回内存（发送前）
SCB_CleanDCache_by_Addr((uint32_t*)tx_buf, BUF_SIZE);

// 使D-Cache失效，丢弃Cache中的旧数据（接收前）
SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buf, BUF_SIZE);

配置步骤

  1. 在DMA发送前，调用SCB_CleanDCache_by_Addr确保CPU写入的数据已同步到物理内存。
  2. 在DMA接收完成后（通过中断或轮询标志），调用SCB_InvalidateDCache_by_Addr使Cache中的旧数据失效，然后CPU再读取缓冲区。

完整示例（双缓冲接收）

// 双缓冲接收回调（在DMA传输完成中断中调用）
void HAL_UART_RxHalfCpltCallback(UART_HandleTypeDef *huart)
{
    if (huart->Instance == USART1) {
        // 使Cache失效，确保读到DMA写入的最新数据
        SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buf[0], BUF_SIZE);
        ProcessData(rx_buf[0], BUF_SIZE);
    }
}

void HAL_UART_RxCpltCallback(UART_HandleTypeDef *huart)
{
    if (huart->Instance == USART1) {
        SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buf[1], BUF_SIZE);
        ProcessData(rx_buf[1], BUF_SIZE);
    }
}

// 发送时，在启动DMA前清理Cache
void UART_SendData(uint8_t* data, uint16_t len)
{
    memcpy(tx_buf[0], data, len);
    SCB_CleanDCache_by_Addr((uint32_t*)tx_buf[0], len);
    HAL_UART_Transmit_DMA(&huart1, tx_buf[0], len);
}

注意事项

  • SCB_CleanDCache_by_Addr和SCB_InvalidateDCache_by_Addr的地址和长度必须32字节对齐（或至少按缓存行大小对齐），否则行为未定义。
  • 在中断中调用这些函数会阻塞，但通常耗时极短（微秒级），可接受。
  • 如果使用RTOS，需注意在任务切换时可能发生的Cache操作顺序。

总结与最佳实践

  • 优先使用MPU方案：性能好，且无需每次操作都调用清理函数，适合固定缓冲区。
  • 动态缓冲区用软件清理：但务必确保对齐和调用时机正确。
  • 调试技巧：如果出现丢包，先用方案一（关闭Cache）验证问题是否由Cache引起，再逐步优化。
  • 硬件层面：确保DMA配置正确，双缓冲切换时注意缓冲区索引管理。

通过以上方法，你可以彻底解决STM32F4上DMA+双缓冲串口收发的Cache一致性问题，让高速通信稳定可靠。希望本文能帮你在嵌入式开发中少踩一个坑！